Pochopenie 555 ic

555 Timer IC je jedným z bežne používaných IC medzi študentmi a nadšencami. Existuje veľa aplikácií tohto integrovaného obvodu, ktoré sa väčšinou používajú ako vibrátory, ako napríklad ASTABLE MULTIVIBRATOR, MONOSTABLE MULTIVIBRATOR a BISTABLE MULTIVIBRATOR. Nájdete tu niekoľko obvodov založených na 5555 IC. Tento výukový program pokrýva rôzne aspekty časovača IC 555 a podrobne vysvetľuje jeho prácu. Poďme teda najskôr pochopiť, čo sú astabilné, monostabilné a bistabilné vibrátory.

ASTABLE MULTIVIBRÁTOR

To znamená, že na výstupe nebude stabilná úroveň. Výstup sa teda bude pohybovať medzi vysokou a nízkou. Tento znak nestabilného výstupu sa používa ako výstup hodín alebo štvorcových vĺn pre mnoho aplikácií.

MONOSTABILNÝ MULTIVIBRÁTOR

To znamená, že bude existovať jeden stabilný stav a jeden nestabilný stav. Stabilný stav môže užívateľ zvoliť buď ako vysoký, alebo nízky. Ak je stabilný výstup zvolený vysoko, potom sa časovač vždy snaží dosiahnuť vysoký výkon. Takže keď je dané prerušenie, časovač sa na krátky čas zníži a pretože nízky stav je nestabilný, po tomto čase sa zvýši na vysoký. Ak je stabilný stav zvolený ako nízky, s prerušením bude výstup na krátky čas vysoký, kým sa nedostane na nízky stav.

BISTABILNÝ MULTIVIBRÁTOR

To znamená, že oba výstupné stavy sú stabilné. Pri každom prerušení sa výstup mení a zostáva tam. Napríklad výstup je považovaný za vysoký, teraz s prerušením klesá a zostáva nízky. Pri ďalšom prerušení to ide vysoko.

Dôležitá charakteristika integrovaného obvodu časovača 555

NE555 IC je 8 pinové zariadenie. Dôležitými elektrickými vlastnosťami časovača je, že by nemal byť prevádzkovaný nad 15V, to znamená, že zdrojové napätie nemôže byť vyššie ako 15v. Po druhé, nemôžeme z čipu odobrať viac ako 100 mA. Ak ich nebudete dodržiavať, IC by bol spálený a poškodený.

Pracovné vysvetlenie

Časovač sa v zásade skladá z dvoch základných stavebných blokov a sú to:

1. Porovnávače (dva) alebo dva operačné zosilňovače

2. Jeden klopný obvod SR (nastavenie resetovacieho klopného obvodu)

Ako je znázornené na obrázku vyššie, v časovači sú iba dve dôležité zložky, sú to komparátor a klopný obvod. Pochopíme, čo sú komparátory a žabky.

Komparátory: komparátor je jednoducho zariadenie, ktoré porovnáva napätie na vstupných svorkách (invertujúce (- VE) a neinvertujúce (+ VE) svorky). Takže v závislosti od rozdielu v kladnom a zápornom konci na vstupnom porte sa určuje výstup komparátora.

Napríklad považujte kladné vstupné napätie svorky za + 5 V a záporné vstupné napätie svorky za + 3 V. Rozdiel je, 5-3 = + 2v. Pretože je rozdiel kladný, dostaneme kladné špičkové napätie na výstupe komparátora.

Napríklad, ak je kladné napätie na svorke +3 V a záporné napätie na svorke je + 5V. Rozdiel je + 3- + 5 = -2V, pretože rozdiel vstupného napätia je záporný. Výstupom komparátora bude záporné špičkové napätie.

Ak napríklad považujeme kladný vstupný terminál za INPUT a záporný vstupný terminál za REFERENCIU, ako je to znázornené na obrázku vyššie. Takže rozdiel napätia medzi INPUT a REFERNCE je pozitívny, dostaneme pozitívny výstup z komparátora. Ak je rozdiel záporný, dostaneme zápor alebo zem na výstupe komparátora.

Flip-Flop: Flip-flop je pamäťová bunka, ktorá dokáže uložiť jeden bit dát. Na obrázku vidíme pravdivostnú tabuľku klopného obvodu SR.

Existujú štyri stavy klopného obvodu pre dva vstupy; avšak pre tento prípad musíme pochopiť iba dva stavy klopného obvodu.

S	R	Q	Q '(Q bar)
0	1	0	1
1	0	1	0

Teraz, ako je zrejmé z tabuľky, pre vstupy nastavenia a vynulovania dostaneme príslušné výstupy. Ak je na nastavenom kolíku pulz a nízka úroveň pri resete, potom klopný obvod uloží hodnotu jeden a dá vysokú logiku na Q svorku. Tento stav pokračuje, kým resetovací pin nedostane impulz, zatiaľ čo nastavený pin má nízku logiku. Týmto sa nastaví klopný obvod, takže výstup Q klesne na nízku hodnotu a tento stav bude pokračovať, kým sa klopný obvod znova nenastaví.

Týmto spôsobom klopný obvod ukladá jeden bit dát. Ďalšia vec je Q a Q bar je vždy oproti.

V časovači sa komparátor a klopný obvod spoja.

Zvážte, že do časovača je dodávaných 9 V z dôvodu rozdeľovača napätia vytvoreného rezistorovou sieťou vo vnútri časovača, ako je znázornené v blokovej schéme; na kolíkoch komparátora bude napätie. Takže kvôli sieti deliča napätia budeme mať na zápornej svorke komparátora jeden + 6V. A + 3 V na kladnej svorke druhého komparátora.

Ďalšou vecou je, že jeden výstup komparátora je pripojený k resetovaciemu kolíku klopného obvodu, takže ak je výstup jedného komparátora vysoký z minima, potom sa klopný obvod resetuje. A na druhej strane je druhý výstup komparátora pripojený k nastavenému kolíku klopného obvodu, takže ak druhý výstup komparátora stúpne z minima, klopný obvod nastaví a uloží JEDEN.

Teraz, keď pozorne sledujeme, pri napätí menšom ako + 3 V na spúšťacom kolíku (záporný vstup druhého komparátora), výstup komparátora klesá od vysokej, ako bolo uvedené vyššie. Tento impulz nastaví klopný obvod a uloží hodnotu jeden.

Teraz, keď na prahový kolík (kladný vstup komparátora jeden) použijeme napätie vyššie ako + 6V, výstup komparátora ide z nízkeho na vysoký. Tento impulz vynuluje klopný obvod a nulu úložiska flip-flip.

Ďalšia vec sa stane počas resetovania klopného obvodu, keď sa resetuje, výbojový kolík sa pripojí k zemi pri zapnutí Q1. Tranzistor Q1 sa zapne, pretože Qbar je pri resete vysoký a je pripojený k základni Q1.

V astabilnej konfigurácii sa tu pripojený kondenzátor počas tejto doby vybíja, takže výstup časovača bude počas tejto doby nízky. V astabilnej konfigurácii bude doba počas nabíjania kondenzátora napätie spúšťacieho kolíka menšie ako + 3 V, takže klopný obvod bude jednu uložte a výstup bude vysoký.

V neuveriteľnej konfigurácii, ako je to znázornené na obrázku, Frekvencia výstupného signálu závisí od RA, RB rezistorov a kondenzátora C. Rovnica je uvedená ako, Frekvencia (F) = 1 / (časové obdobie) = 1,44 / ((RA + RB * 2) * C).

Tu RA, RB sú hodnoty odporu a C je hodnota kapacity. Daním hodnôt odporu a kapacity do vyššie uvedenej rovnice dostaneme frekvenciu výstupnej obdĺžnikovej vlny.

Logický čas na vysokej úrovni je uvedený ako TH = 0,693 * (RA + RB) * C

Nízkoúrovňový logický čas je uvedený ako, TL = 0,693 * RB * C

Pracovný pomer výstupnej štvorcovej vlny je daný ako, Pracovný cyklus = (RA + RB) / (RA + 2 * RB).

555 Schéma časových pinov a popisy

Teraz, ako je to znázornené na obrázku, pre časovač IC 555 existuje osem pinov, konkrétne

1. Uzemnenie.

2. Spúšťač.

3. Výstup.

4. Reset.

5. Ovládanie

6. Prahová hodnota.

7. Vybitie

8. Napájanie alebo Vcc

Kolík 1. Zem: Tento kolík nemá žiadnu špeciálnu funkciu. Je pripojený k zemi ako obvykle. Aby fungoval časovač, musí byť tento pin a mal by byť pripojený k zemi.

Pin 8. Napájanie alebo VCC: Tento pin tiež nemá žiadnu špeciálnu funkciu. Je pripojený na kladné napätie. Aby časovač fungoval, musí byť tento pin pripojený k kladnému napätiu v rozsahu + 3,6 V až + 15 V.

Pin 4. Reset: Ako už bolo spomenuté, v čipu časovača je klopný obvod. Výstup klopného obvodu riadi výstup čipu priamo na pin3.

Resetovací pin je priamo spojený s MR (Master Reset) klopného obvodu. Pri pozorovaní môžeme pozorovať malý kruh pri MR klopného obvodu. Táto bublina predstavuje, že pin MR (Master Reset) je aktívny LOW spúšť. To znamená, že klopný obvod na resetovanie napätia pinu MR musí ísť z HIGH na LOW. S týmto logikou postupného znižovania sa klopný obvod ťažko stiahne na hodnotu LOW. Takže výstup bude LOW, bez ohľadu na akékoľvek piny.

Tento pin je pripojený k VCC, aby flip-flop zabránil tvrdému resetovaniu.

Pin 3. VÝSTUP: Tento pin tiež nemá žiadnu špeciálnu funkciu. Tento kolík je čerpaný z konfigurácie PUSH-PULL tvorenej tranzistormi.

Konfigurácia push-pull je znázornená na obrázku. Bázy dvoch tranzistorov sú pripojené k klopnému výstupu. Takže keď sa na výstupe klopného obvodu objaví logická výška, tranzistor NPN sa zapne a na výstupe sa objaví + V1. Keď sa logika na výstupe klopného obvodu objaví LOW, PNP tranzistor sa zapne a výstup sa stiahne na zem alebo sa na výstupe objaví –V1.

Takto sa konfigurácia push-pull používa na získanie štvorcovej vlny na výstupe riadiacou logikou z klopného obvodu. Hlavným účelom tejto konfigurácie je získať späť klopný obvod. Flip-flop zjavne nemôže dodať 100 mA na výstupe.

Doteraz sme diskutovali o pinoch, ktoré za žiadnych podmienok nemenia stav výstupu. Zvyšné štyri piny sú špeciálne, pretože určujú výstupný stav časovacieho čipu, o každom z nich si teraz povieme.

Kolík 5. Ovládací kolík: Ovládací kolík je pripojený od záporného vstupného kolíka komparátora.

Zvážte pre prípad, že napätie medzi VCC a GROUND je 9v. Kvôli deliču napätia v čipe, ako je pozorované na obrázku 3 na strane 8, bude napätie na riadiacom kolíku VCC * 2/3 (pre VCC = 9, napätie kolíka = 9 * 2/3 = 6V).

Funkcia tohto kolíka poskytuje používateľovi priamu kontrolu nad prvým komparátorom. Ako je znázornené na obrázku vyššie, výstup z komparátora sa privádza do vynulovania klopného obvodu. Na tento pin môžeme dať odlišné napätie, napríklad keď ho pripojíme na + 8v. Teraz sa musí stať, že napätie kolíka THRESHOLD musí dosiahnuť + 8 V, aby sa obnovil klopný obvod a výstup bol stiahnutý.

V normálnom prípade bude V-výstup slabý, akonáhle sa kondenzátor nabije na 2 / 3VCC (+ 6V pre napájanie 9V). Teraz, keď sme na riadiaci kolík vložili odlišné napätie (komparátor jeden záporný alebo resetovací komparátor).

Kondenzátor by sa mal nabíjať, kým jeho napätie nedosiahne napätie riadiaceho kolíka. Z dôvodu tohto silového kondenzátora sa mení doba zapnutia a vypnutia signálu. Takže výstup zažije iné zapnutie odtrhnutej dávky.

Normálne je tento kolík stiahnutý kondenzátorom. Aby sa zabránilo nežiaducemu rušeniu hlukom pri práci.

Pin 2. TRIGGER: Trigger pin je potiahnutý zo záporného vstupu komparátora dva. Výstup komparátora dva je pripojený k pinu SET klopného obvodu. Pri komparácii dvoch vysokých výstupov dostaneme na výstupe časovača vysoké napätie. Môžeme teda povedať, že spúšťací kolík riadi výstup časovača.

Teraz je potrebné pozorovať, že nízke napätie na spúšťacom kolíku vynúti vysoké výstupné napätie, pretože je na invertujúcom vstupe druhého komparátora. Napätie na spúšťacom kolíku musí klesnúť pod VCC * 1/3 (s predpokladom VCC 9v, VCC * (1/3) = 9 * (1/3) = 3V). Takže napätie na spúšťacom kolíku musí klesnúť pod 3 V (pre napájanie 9 V), aby výstup časovača šiel vysoko.

Ak je tento pin pripojený k zemi, výstup bude vždy vysoký.

Pin 6. THRESHOLD: Prahové napätie pin určuje, kedy sa má resetovať klopný obvod v časovači. Prahový kolík sa čerpá z kladného vstupu komparátora1.

Tu rozdiel napätia medzi pinom THRESOLD a pinom CONTROL určuje výstup komparátora 2, a teda logiku resetu. Ak je rozdiel napätia kladný, klopný obvod sa resetuje a výstup klesne. Ak je rozdiel záporný, logika na kolíku SET určuje výstup.

Ak je ovládací kolík otvorený. Potom napätie, ktoré sa rovná alebo je väčšie ako VCC * (2/3) (tj. 6 V pre napájanie 9 V), resetuje klopný obvod. Takže výstup klesá.

Môžeme teda dospieť k záveru, že napätie pinov THRESHOLD určuje, kedy by mal výstup klesnúť, keď je ovládací pin otvorený.

Pin 7. DISCHARGE: Tento pin je vytiahnutý z otvoreného kolektora tranzistora. Pretože tranzistor (na ktorom sa vzal výbojový kolík, Q1) dostal svoju základňu pripojenú k Qbar. Kedykoľvek výstup klesá alebo je klopný obvod resetovaný, je výbojový kolík stiahnutý na zem. Pretože Qbar bude vysoký, keď je Q nízke, tranzistor Q1 sa teda zapne, keď bude mať základňa tranzistora energiu.

Tento pin zvyčajne vybíja kondenzátor v konfigurácii ASTABLE, takže názov DISCHARGE.