- Flip-flop JK:
- Požadované komponenty:
- JK Flip-flop Schéma zapojenia a vysvetlenie:
- Praktická ukážka a fungovanie JK Flip-Flop:
Pojem digitál v elektronike predstavuje generovanie, spracovanie alebo ukladanie údajov vo forme dvoch stavov. Tieto dva stavy môžu byť reprezentované ako VYSOKÝ alebo NÍZKY, pozitívny alebo pozitívny, nastavený alebo vynulovaný, ktorý je nakoniec binárny. Vysoká je 1 a nízka je 0, a preto je digitálna technológia vyjadrená ako séria 0 a 1. Príkladom je 011010, v ktorom každý výraz predstavuje individuálny stav. Tento proces blokovania v hardvéri sa teda vykonáva pomocou určitých komponentov, ako sú latch alebo Flip-flop, Multiplexer, Demultiplexer, Encoders, Dekodéry atď., Ktoré sa spoločne nazývajú Sekvenčné logické obvody.
Takže budeme diskutovať o klopných obvodoch nazývaných tiež západky. Západky možno tiež chápať ako bistabilný multivibrátor ako dva stabilné stavy. Všeobecne môžu byť tieto západkové obvody buď aktívne-vysoké alebo aktívne-nízke a môžu byť spúšťané signálmi HIGH alebo LOW.
Bežné typy žabiek sú,
- RS Flip-Flop (RESET-SET)
- D Klopný obvod (údaje)
- JK Flip-flop (Jack-Kilby)
- T Flip-flop (prepnúť)
Z vyššie uvedených typov sú k dispozícii iba žabky JK a D v integrovanej IC podobe a vo veľkej miere sa používajú aj vo väčšine aplikácií. Tu v tomto článku budeme diskutovať o JK Flip Flop.
Flip-flop JK:
Názov klopného obvodu JK je pomenovaný od vynálezcu Jacka Kilbyho z texaských nástrojov. Vďaka svojej univerzálnosti sú dostupné ako IC balíčky. Hlavné aplikácie klopného obvodu JK sú posuvné registre, úložné registre, počítadlá a riadiace obvody. Napriek jednoduchému zapojeniu klopného obvodu typu D má klopný obvod JK prepínací charakter. To bola ďalšia výhoda. Preto sa väčšinou používajú v počítadlách a generovaní PWM atď. Tu používame brány NAND na demonštráciu klopného obvodu JK
Kedykoľvek je hodinový signál NÍZKY, vstup nikdy neovplyvní stav výstupu. Aby boli vstupy aktívne, musia byť vysoké hodiny. Tak, JK klopný obvod je riadený bistabilný západka, kde hodinový signál je riadiaci signál. Výstup má teda dva stabilné stavy založené na vstupoch, ktoré boli diskutované nižšie.
Pravdivá tabuľka JK Flip Flop:
|
Hodiny |
VSTUP |
VÝKON |
|||
|
RESETOVAŤ |
J |
K |
Q |
Q ' |
|
|
X |
NÍZKY |
X |
X |
0 |
1 |
|
VYSOKÁ |
VYSOKÁ |
0 |
0 |
Žiadna zmena |
|
|
VYSOKÁ |
VYSOKÁ |
0 |
1 |
0 |
1 |
|
VYSOKÁ |
VYSOKÁ |
1 |
0 |
1 |
0 |
|
VYSOKÁ |
VYSOKÁ |
1 |
1 |
Prepnúť |
|
|
NÍZKY |
VYSOKÁ |
X |
X |
Žiadna zmena |
|
|
VYSOKÁ |
VYSOKÁ |
X |
X |
Žiadna zmena |
|
|
VYSOKÁ |
VYSOKÁ |
X |
X |
Žiadna zmena |
J (Jack) a K (Kilby) sú vstupné stavy pre klopný obvod JK. Q a Q 'predstavujú výstupné stavy klopného obvodu. Podľa tabuľky výstup na základe vstupov zmení svoj stav. Je však dôležité vziať do úvahy, že to všetko sa môže vyskytnúť iba za prítomnosti hodinového signálu. To funguje ako klopný obvod SR pre bezplatné vstupy a výhodou je, že má prepínaciu funkciu.
Reprezentácia JK Flip-Flop pomocou logických brán:
Teda porovnaním troch pravdivostných tabuliek vstupu a dvoch vstupov brány NAND brány a uplatnením vstupov uvedených v JK flip-flop pravdivostnej tabuľke možno výstup analyzovať. Analýza vyššie uvedenej zostavy ako dvojstupňovej štruktúry, pričom predchádzajúci stav (Q ') je 0
Keď J = 1, K = 0 a HODINY = VYSOKÁ
Výstup: Q = 1, Q '= 0. Pracovanie je správne.
RESET:
Pin RESET musí byť aktívny VYSOKÝ. Všetky piny sa stanú neaktívnymi po NÍZKOM prepnutí na RESET. Preto je tento kolík vždy vytiahnutý nahor a dá sa vytiahnuť iba v prípade potreby.
IC balíček:
|
Q |
Skutočný výstup |
|
Q ' |
Výstup pochvaly |
|
HODINY |
Hodinový vstup |
|
J |
Vstup údajov 1 |
|
K |
Vstup údajov 2 |
|
RESETOVAŤ |
Priamy RESET (aktivovaný nízky) |
|
GND |
Uzemnenie |
|
V CC |
Napájacie napätie |
Použitým integrovaným obvodom je MC74HC73A (klopný obvod typu JK s RESET). Jedná sa o 14-pólové balenie, ktoré vo vnútri obsahuje 2 samostatné klopné obvody JK. Hore je schéma pinov a zodpovedajúci popis pinov.
Požadované komponenty:
- IC MC74HC73A (klopný obvod Dual JK) - 1č.
- LM7805 - 1Č.
- Hmatový spínač - 4č.
- 9V batéria - 1č.
- LED (zelená - 1; červená - 1)
- Rezistory (1kὨ - 4; 220kὨ -2)
- Nepál
- Pripojovacie vodiče
JK Flip-flop Schéma zapojenia a vysvetlenie:
IC zdroj napájania V DD sa pohybuje od 0 do + 7V a údaje sú dostupné v údajovom liste. Nasledujúca snímka to ukazuje. Tiež sme použili LED na výstupe, zdroj bol obmedzený na 5V na riadenie napájacieho napätia a výstupného napätia DC.
Na obmedzenie napätia LED sme použili regulátor LM7805.
Praktická ukážka a fungovanie JK Flip-Flop:
Tlačidlá J (Data1), K (Data2), R (Reset), CLK (Hodiny) sú vstupmi pre klopný obvod JK. Dve LED diódy Q a Q 'predstavujú výstupné stavy klopného obvodu. 9V batéria slúži ako vstup do regulátora napätia LM7805. Regulovaný výstup 5 V sa preto používa ako napájanie Vcc a pin do IC. Pre iný vstup na D teda možno zodpovedajúci výstup vidieť cez LED Q a Q '.
Tieto kolíky J, K, CLK sú zvyčajne strhnuté a kolík R sa zastavil. Preto bude predvolený stav vstupu LOW na všetkých pinoch okrem R, čo je stav normálnej prevádzky. To znamená, že počiatočný stav podľa pravdivostná tabuľky sa, ako je uvedené vyššie. Q = 1, Q '= 0. Použité LED diódy sú obmedzené prúdom pomocou odporu 220Ohm.
Poznámka: Pretože je HODINY spustené od HORNEJ po NÍZKU hranu, mali by ste stlačiť a podržať obe tlačidlá vstupu až do uvoľnenia tlačidla HODINY.
Ďalej sme opísali rôzne stavy JK Flip-Flop pomocou obvodu Breadboard s IC MC74HC73A. Ďalej je uvedené ukážkové video:
Štát 1:
Hodiny - VYSOKÉ; J - 0; K - 1; R - 1; Q - 0; Q '- 1
Pre vstupy štátu 1 svieti ČERVENÁ LED dióda, ktorá indikuje, že Q 'je VYSOKÁ a ZELENÁ LED dióda ukazuje, že Q je NÍZKA. Fungovanie je možné overiť pomocou tabuľky pravdivosti.
Poznámka: R je už vytiahnutý, takže nie je potrebné stlačiť tlačidlo, aby sa dosiahol hodnota 1.
Stav 2: Hodiny - VYSOKÉ; J - 1; K - 0; R - 1; Q - 1; Q '- 0
Pre vstupy stavu 2 svieti ZELENÁ LED dióda, ktorá indikuje, že Q je VYSOKÁ a ČERVENÁ LED ukazuje, že Q 'je LOW. To isté sa dá overiť pomocou tabuľky pravdivosti.
Stav 3: Hodiny - VYSOKÉ; J - 1; K - 1; R - 1; Q / Q '- prepína medzi dvoma stavmi
Pre vstupy State 3 svietia ČERVENÉ a ZELENÉ LED diódy alternatívne pre každý hodinový impulz (HIGH to LOW edge), ktorý indikuje prepínaciu činnosť. Výstup sa prepína z predchádzajúceho stavu do iného stavu a tento proces pokračuje pre každý hodinový impulz.
Pre prvý hodinový impulz s J = K = 1
Pre druhý hodinový impulz s J = K = 1
Stav 4: Hodiny - NÍZKY; J - 0; K - 0; R - 0; Q - 0; Q '- 1
Poznámka: R je už vytiahnutý, takže musíme stlačiť tlačidlo, aby bolo 0.
Výstup stavu 4 ukazuje, že zmeny vstupu za tohto stavu neovplyvnia. Svieti výstupná ČERVENÁ LED, ktorá indikuje, že Q 'je VYSOKÁ a ZELENÁ LED ukazuje, že Q je NÍZKA. Tento stav je stabilný a zostane tam až do ďalších hodín a vstupu sa použije RESET ako VYSOKÝ impulz.
Stav 5: Zvyšné stavy sú Žiadne zmeny, počas ktorých bude výstup podobný predchádzajúcemu stavu výstupu. Zmeny neovplyvnia výstupné stavy, môžete overiť pomocou tabuľky pravdy vyššie.
Kompletné fungovanie a všetky stavy demonštruje aj video nižšie.